ioLibrary for Cortex M series
cookie_evb.h
Go to the documentation of this file.
1 
12 #ifndef _COOKIE_EVB
13 #define _COOKIE_EVB
14 
15 #include "cookie.h"
16 
17 // GPIO PIN Definition - Common
18 
19 // Port
20 #define PORTA GPIO_PORTA_BASE
21 #define PORTB GPIO_PORTB_BASE
22 #define PORTC GPIO_PORTC_BASE
23 // Pin
24 #define PIN0 GPIO_PIN_0
25 #define PIN1 GPIO_PIN_1
26 #define PIN2 GPIO_PIN_2
27 #define PIN3 GPIO_PIN_3
28 #define PIN4 GPIO_PIN_4
29 #define PIN5 GPIO_PIN_5
30 #define PIN6 GPIO_PIN_6
31 #define PIN7 GPIO_PIN_7
32 #define PIN8 GPIO_PIN_8
33 #define PIN9 GPIO_PIN_9
34 #define PIN10 GPIO_PIN_10
35 #define PIN11 GPIO_PIN_11
36 #define PIN12 GPIO_PIN_12
37 #define PIN13 GPIO_PIN_13
38 #define PIN14 GPIO_PIN_14
39 #define PIN15 GPIO_PIN_15
40 
41 // GPIO PIN Definition - Platform Specific
42 
43 #define LED1_PORT GPIO_PORTB_BASE
44 #define LED1_PIN GPIO_PIN_1
45 #define LED2_PORT GPIO_PORTB_BASE
46 #define LED2_PIN GPIO_PIN_2
47 #define LED1_GPIO sA1
48 #define LED2_GPIO sA2
49 
50 
51 #define UART1_TX_PORT GPIO_PORTA_BASE
52 #define UART1_TX_PIN GPIO_PIN_2
53 #define UART1_RX_PORT GPIO_PORTA_BASE
54 #define UART1_RX_PIN GPIO_PIN_3
55 
56 
57 #define UART2_TX_PORT GPIO_PORTA_BASE
58 #define UART2_TX_PIN GPIO_PIN_2
59 #define UART2_RX_PORT GPIO_PORTA_BASE
60 #define UART2_RX_PIN GPIO_PIN_3
61 
62 
63 #define SPI0_SCS_PORT GPIO_PORTA_BASE
64 #define SPI0_SCS_PIN GPIO_PIN_4
65 #define SPI0_SCLK_PORT GPIO_PORTB_BASE
66 #define SPI0_SCLK_PIN GPIO_PIN_7
67 #define SPI0_MISO_PORT GPIO_PORTB_BASE
68 #define SPI0_MISO_PIN GPIO_PIN_6
69 #define SPI0_MOSI_PORT GPIO_PORTB_BASE
70 #define SPI0_MOSI_PIN GPIO_PIN_5
71 
72 #define SPI1_SCS_PORT GPIO_PORTA_BASE
73 #define SPI1_SCS_PIN GPIO_PIN_4
74 #define SPI1_SCLK_PORT GPIO_PORTA_BASE
75 #define SPI1_SCLK_PIN GPIO_PIN_7
76 #define SPI1_MISO_PORT GPIO_PORTA_BASE
77 #define SPI1_MISO_PIN GPIO_PIN_6
78 #define SPI1_MOSI_PORT GPIO_PORTA_BASE
79 #define SPI1_MOSI_PIN GPIO_PIN_5
80 
81 
82 //Cookie
83 
84 #define SPI0_SCS_GPIO sD10
85 #define SPI0_SCLK_GPIO sICSP_3_SCK
86 #define SPI0_MOSI_GPIO sICSP_4_MOSI
87 #define SPI0_MISO_GPIO sICSP_1_MISO
88 
89 #define SPI1_SCS_GPIO sD10
90 #define SPI1_SCLK_GPIO sD13
91 #define SPI1_MOSI_GPIO sD11
92 #define SPI1_MISO_GPIO sD12
93 
94 #define SPI1_LED1_GPIO sA1
95 #define SPI1_LED2_GPIO sA2
96 
97 #define WIZ_INT_PORT GPIO_PORTB_BASE
98 #define WIZ_INT_PIN GPIO_PIN_0
99 #define WIZ_PWDN_PORT GPIO_PORTB_BASE
100 #define WIZ_PWDN_PIN GPIO_PIN_9
101 
102 #endif //_COOKIE_EVB
103 
104 
105